Employer Navigation

Layout Engineer profile banner profile banner

Layout Engineer

The Programme 

由于技术能力得到同行的认可,钰泰半导体与台湾联发科、海思、瑞芯微、展讯、英特尔、联芯、安霸、恩智浦等很多主控和方案商展开了紧密的技术合作。 
钰泰半导体致力于为其开发最先进的电源管理IC,以提升合作伴系统的电源管理性能。 

Responsibilities 

  • 协助设计工程师完成芯片版图布局规划 
  • 根据芯片的布局,设计模块的内部布局并完成模块的版图设计 
  • 完成芯片顶层Layout及相应的DRC、ERC 、LVS、PEX 等物理验证 
  • 与设计工程师合作完成schematic, netlist ,Layout 数据检查,确保芯片TAPE OUT 的数据准确无误
  • 协助设计工程师完成表单及设计文件归档等相关工作  

Required Skills and Abilities 

  • 电子类相关专业,本科及以上学历 
  • 初步了解Virtuso版图设计软件 
  • 能够完成版图DRC、ERC、LVS、RC参数提取等后端物理验证 
  • 初步了解集成电路加工工艺流程 
  • 有责任心,能与人很好沟通与合作 
Closing in 4 days
Closing in 4 days
  • Job type:Graduate Jobs
  • Disciplines:

    Engineering

  • Citizenships:

  • Locations:

    Nantong (China)

  • Closing Date:31st Jul 2021, 6:00 pm

Search

Enter an employer or university you want to find in our search bar.